Esnek Elektroniklerde Verimli Fonksiyon Yaklaşımı için Analog Kolmogorov-Arnold Ağları

1. Giriş

Bu makale, Kolmogorov-Arnold Ağlarının (KAN'lar) analog uygulamalarını kullanarak Esnek Elektroniklerde (EE) fonksiyon yaklaşımı için yeni ve sistematik bir metodoloji sunmaktadır. Ele alınan temel zorluk, EE'de hesaplama yeteneği ile fiziksel boyut, güç bütçesi ve üretim maliyeti üzerindeki katı kısıtlamalar arasındaki doğal ödünleşimdir. Geleneksel dijital yaklaşımlar, giyilebilir cihazlar ve IoT sensörleri gibi EE uygulamalarında alan ve güç açısından aşırı maliyetli hale gelmektedir. Önerilen çözüm, spline tabanlı KAN'lar oluşturmak için bir Analog Yapı Blokları (AYB) kütüphanesinden yararlanarak, akıllı, sensör-yakın işlemeyi doğrudan esnek substratların üzerine gömme için genel ve donanım-verimli bir yol sunmaktadır.

2. Arka Plan & Motivasyon

2.1 Esnek Elektronik Kısıtlamaları

Esnek Elektronikler, genellikle İndiyum Galyum Çinko Oksit (IGZO) gibi malzemelere dayanarak, giyilebilir cihazlar, tıbbi yamalar ve çevresel sensörler için yeni form faktörleri sağlar. Ancak, silikon CMOS'a kıyasla daha büyük özellik boyutlarından muzdariptirler, bu da karmaşık dijital devreleri alan-verimsiz hale getirir. Ayrıca, uygulamalar uzatılmış pil ömrü veya enerji hasadı uyumluluğu için ultra düşük güç tüketimi talep eder. Bu, donanım kaynakları açısından doğal olarak tutumlu olan hesaplama paradigmalarına acil bir ihtiyaç yaratır.

2.2 Kolmogorov-Arnold Ağları (KAN'lar)

Liu ve ark. (2024) tarafından yeniden canlandırılan KAN'lar, geleneksel Çok Katmanlı Algılayıcılara (MLP'ler) çekici bir alternatif sunmaktadır. Düğümlerde sabit aktivasyon fonksiyonları yerine, KAN'lar öğrenilebilir tek değişkenli fonksiyonları (tipik olarak spline'lar) ağın kenarlarına (ağırlıklarına) yerleştirir. Bunun temelini Kolmogorov-Arnold temsil teoremi oluşturur; bu teorem, herhangi bir çok değişkenli sürekli fonksiyonun, tek bir değişkenin sürekli fonksiyonlarının ve toplamanın sonlu bir kompozisyonu olarak temsil edilebileceğini belirtir. Bu yapı, karmaşık fonksiyonlar daha basit, birleştirilebilir işlemlere ayrıştırıldığı için, verimli analog uygulamaya doğal olarak uygundur.

3. Önerilen Analog KAN Mimarisi

3.1 Analog Yapı Blokları (AYB'ler)

Yaklaşımın temeli, temel matematiksel işlemleri gerçekleştiren önceden karakterize edilmiş, düşük güçlü analog devrelerden oluşan bir settir: Toplama, Çarpma ve Kare Alma. Bu bloklar, EE süreç varyasyonları ve parazitikler dikkate alınarak tasarlanmıştır. Modüler yapıları sistematik kompozisyona olanak tanır.

3.2 AYB'ler ile Spline Yapımı

KAN'daki her öğrenilebilir tek değişkenli fonksiyon (bir spline), AYB'ler birleştirilerek oluşturulur. Düğüm noktaları arasında parçalı polinomlarla tanımlanan bir spline, polinom katsayılarıyla yapılandırılmış çarpıcı ve kare alıcı blokların çıktılarını seçici olarak etkinleştirip toplayarak uygulanabilir. Bu analog spline, bir dijital Bakım Tablosu'nu (LUT) veya aritmetik birimi değiştirerek önemli alan tasarrufu sağlar.

3.3 KAN Ağ Montajı

Tam bir KAN katmanı, giriş değişkenlerini bir analog spline blokları bankasına (kenar/ağırlık başına bir tane) bağlayarak monte edilir. Aynı düğümde birleşen spline'ların çıktıları, toplama AYB'leri kullanılarak toplanır. Bu işlem ağ derinliğini oluşturmak için tekrarlanır. Parametreler (spline katsayıları) çevrimdışı eğitim yoluyla belirlenir ve daha sonra analog devre öngerilimlerine ve kazançlarına sabitlenir.

4. Teknik Uygulama & Detaylar

4.1 Matematiksel Formülasyon

Bir KAN katmanının çekirdeği, bir giriş vektörü $\mathbf{x} \in \mathbb{R}^n$'yi, öğrenilebilir tek değişkenli fonksiyonlar $\Phi_{q,p}$ aracılığıyla bir çıkış vektörü $\mathbf{y} \in \mathbb{R}^m$'ye dönüştürür: $$\mathbf{y} = \left( y_1, y_2, ..., y_m \right)$$ $$y_q = \sum_{p=1}^{n} \Phi_{q,p}(x_p), \quad q = 1,...,m$$ Analog uygulamada, her $\Phi_{q,p}(\cdot)$ fiziksel bir spline devresidir. Toplama işlemi bir akım-modu veya gerilim-modu toplayıcı AYB tarafından gerçekleştirilir.

4.2 Devre Tasarımı & Parazitikler

Çarpıcı AYB, düşük gerilimli çalışma için bir Gilbert hücresine veya translinear prensibe dayanabilir. Kare alıcı, girişleri birbirine bağlanmış bir çarpıcıdan türetilebilir. Temel ideal olmayan durumlar şunlardır: katsayı doğruluğunu etkileyen transistör uyumsuzluğu ($\sigma_V_T$); yükleme hatalarına neden olan sonlu çıkış empedansı; ve bant genişliğini sınırlayan parazitik kapasitanslar. Bu faktörler birlikte ölçülen yaklaşım hatasına katkıda bulunur.

5. Deneysel Sonuçlar & Analiz

5.1 Donanım Verimlilik Metrikleri

Önerilen analog KAN, EE uyumlu bir süreçte 8-bit hassasiyete sahip eşdeğer bir dijital spline uygulamasına karşı kıyaslanmıştır. Sonuçlar çarpıcıdır:

• Alan: 125 kat azalma. Analog tasarım, büyük dijital yazmaçları, çarpıcıları ve LUT'lar için belleği ortadan kaldırır.
• Güç: %10.59 tasarruf. Analog hesaplama, dijital devrelerin saatleme ve anahtarlama dinamik gücünden kaçınır.

5.2 Yaklaşım Hatası Analizi

Donanım verimliliği için ödünleşim, hesaplama hassasiyetidir. Sistem maksimum %7.58'lik bir yaklaşım hatası getirmektedir. Bu hata iki ana kaynaktan kaynaklanır:

1. Tasarım Hatası: Hedef fonksiyonu yaklaşıklaştırmak için sonlu sayıda spline parçası kullanmanın doğal hatası.
2. Parazitik Hata: AYB'lerdeki analog ideal olmayan durumların (uyumsuzluk, gürültü, parazitikler) tanıttığı hatalar.

6. Vaka Çalışması & Çerçeve Örneği

Senaryo: Esnek bir kalp atış hızı monitörü için hafif bir anomali dedektörü uygulamak. Cihazın, iki girişten basit bir sağlık indeksi $H$ hesaplaması gerekmektedir: kalp atış hızı değişkenliği (HRV) $x_1$ ve nabız dalga formu çarpıklığı $x_2$. Bilinen bir ampirik ilişki $H = f(x_1, x_2)$ mevcuttur ancak doğrusal değildir.

Çerçeve Uygulaması:

1. Fonksiyon Ayrıştırma: Önerilen çerçeve kullanılarak, $f(x_1, x_2)$ [2, 3, 1] yapısına sahip 2 katmanlı bir KAN ile yaklaşıklaştırılır. Ağ bir veri seti üzerinde çevrimdışı eğitilir.
2. AYB Eşleme: İlk katmanın 6 kenarındaki ve ikinci katmanın 3 kenarındaki eğitilmiş tek değişkenli fonksiyonlar (spline'lar) polinom katsayılarına eşlenir.
3. Devre Örneklendirme: Her spline için gerekli parçalı polinom segment sayısı belirlenir. İlgili çarpıcı ve kare alıcı AYB'ler katsayılarla (ön gerilim/akım olarak) yapılandırılır ve KAN grafiğine göre toplayıcı AYB'lerle birbirine bağlanır.
4. Dağıtım: Bu analog KAN devresi doğrudan esnek yama üzerine üretilir. Mikro-watt seviyesinde güç tüketerek, ham verilerin sayısallaştırılması veya kablosuz iletimi olmadan anormallikleri işaretlemek için sensör verilerini gerçek zamanlı olarak işler.

7. Uygulama Öngörüsü & Gelecek Yönelimler

Kısa Vadeli Uygulamalar:

• Akıllı Biyomedikal Yamalar: EKG, EEG veya EMG için yama-üstü sinyal işleme, veri iletiminden önce yerel özellik çıkarımına (örneğin, QRS tespiti) olanak tanır.
• Çevresel Sensör Merkezleri: IoT düğümlerindeki sıcaklık, nem ve gaz sensörleri için yerinde kalibrasyon ve veri füzyonu.
• Giyilebilir Hareket Tanıma: Esnek gerinim veya basınç sensör dizilerinden gelen verilerin ultra düşük güçlü ön işlemesi.

1. Hata Dayanıklı Eğitim: KAN parametrelerini hem doğruluk hem de analog devre ideal olmayan durumlarına karşı dayanıklılık için birlikte optimize eden eğitim algoritmaları geliştirme (donanım-dikkatli sinir ağı eğitimine benzer şekilde).
2. Uyarlanabilir & Yeniden Yapılandırılabilir AYB'ler: Spline katsayılarının üretim sonrası hafifçe ayarlanabildiği, süreç varyasyonlarını telafi etmek veya farklı görevlere uyum sağlamak için devrelerin araştırılması.
3. Algılama ile Entegrasyon: Belirli sensör türleriyle (örneğin, fotodiyotlar, piezorezistif elemanlar) doğrudan arayüz oluşturan AYB'lerin tasarlanması, gerçek analog sensör-işlemci füzyonuna doğru ilerleme.
4. Daha Derin Ağlara Ölçeklenebilirlik: Daha karmaşık görevler için daha derin analog KAN'larda gürültü ve hata birikimini yönetmek üzere mimari teknikler ve devre tasarımlarının araştırılması.

8. Referanslar

1. Z. Liu ve ark., "KAN: Kolmogorov-Arnold Networks," arXiv:2404.19756, 2024. (KAN'ları yeniden canlandıran temel makale).
2. Y. Chen ve ark., "Flexible Hybrid Electronics: A Review," Advanced Materials Technologies, c. 6, s. 2, 2021.
3. M. Payvand ve ark., "In-Memory Computing with Emerging Memory Technologies: A Review," Proceedings of the IEEE, 2023. (Alternatif verimli hesaplama paradigmaları bağlamında).
4. J. Zhu ve ark., "Analog Neural Networks: An Overview," IEEE Circuits and Systems Magazine, 2021. (Analog ML donanımı arka planı).
5. International Roadmap for Devices and Systems (IRDS™), "More than Moore" White Paper, 2022. (Heterojen entegrasyon ve EE gibi uygulamaya özgü donanımın rolünü tartışır).
6. B. Murmann, "Mixed-Signal Computing for Deep Neural Network Inference," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2021. (Hassasiyet-verimlilik ödünleşimi analizi için ilgili).

9. Özgün Analiz & Uzman Yorumu