目錄
1. 簡介
印刷與柔性電子（PFE）代表著運算技術的典範轉移，特別針對傳統矽基系統在經濟和物理上均不適用的極端邊緣應用領域。本文探討 PFE 如何成為一種普及的解決方案，適用於要求超低成本、機械柔韌性、生物相容性與永續性的應用。其基本前提是，雖然 PFE 元件的運作速度（Hz 至 kHz 範圍）和整合密度遠低於矽基超大型積體電路，但它們開啟了全新的應用空間，例如一次性醫療器材、智慧包裝以及貼合式穿戴感測器。
2. 技術與製造
PFE 的優勢源於其有別於傳統矽光刻的專業製造技術。
2.1 製造流程
關鍵流程包括在塑膠、紙張或超薄玻璃等柔性基材上進行的捲對捲印刷、噴墨印刷和網版印刷。例如 Pragmatic Semiconductor 等公司已開發出 FlexIC 技術，能夠實現快速的生產週期，並相較於矽晶圓廠大幅降低環境衝擊——減少了用水量、能源消耗和碳足跡。
2.2 材料系統
本文討論的主要材料系統是用於薄膜電晶體的銦鎵鋅氧化物。相較於有機半導體，IGZO 提供了更好的遷移率，同時保持與柔性基材製程的相容性。其他材料包括有機半導體和金屬氧化物，各自在效能、穩定性和成本之間有所取捨。
3. PFE 運算架構
為 PFE 設計運算系統需要重新思考架構，以適應其嚴苛的限制。
3.1 數位與類比運算
考慮到 PFE 電晶體的高延遲和低速度，對於特定任務（如感測器訊號處理），類比運算模式通常更有效率。類比電路可以直接對感測到的訊號執行濾波或積分等運算，避免了類比數位轉換和數位處理的額外負擔。
3.2 機器學習電路
一個重要的研究焦點是為資源受限的感測器端處理實現機器學習推論電路。這涉及設計能在 Hz-kHz 頻率範圍內運作、且位元精度有限（例如 1-4 位元）的超低功耗神經網路加速器。
3.3 記憶體設計挑戰
記憶體是一個關鍵瓶頸。傳統的靜態隨機存取記憶體和動態隨機存取記憶體很難在柔性基材上高效實現。研究正在探索與 PFE 製程相容的新型非揮發性記憶體概念，這些記憶體通常具有類比特性。
4. 效能特性與限制
4.1 速度與延遲
PFE 元件的速度比矽元件慢數個數量級。印刷電子元件在 Hz 範圍內運作，而柔性電子元件（例如 IGZO TFT）可達到 kHz 範圍。這限制了其應用於取樣率非常低的場景。
4.2 整合密度
特徵尺寸大得多（微米級 vs. 奈米級），且電晶體數量有限。這限制了可實現電路的複雜度，迫使設計趨向於極簡、特定應用的架構。
4.3 可靠性問題
柔性基材上的元件容易受到機械應力（彎曲、拉伸）、環境因素（濕度、溫度）和時間性劣化（TFT 臨界電壓漂移）的影響。這些因素需要穩健的電路設計和錯誤緩解策略。
5. 應用領域
5.1 穿戴式醫療保健
用於連續生理監測（心電圖、肌電圖、汗液分析）的智慧貼片、繃帶和敷料。貼合性和生物相容性是關鍵優勢。
5.2 快速消費品
智慧標籤、互動式包裝和產品驗證標籤，其成本必須低至幾分錢。
5.3 醫療植入物
一次性神經介面或診斷測試條（例如側流層析試紙），這些裝置為單次使用且必須極度低成本。
6. 跨層級優化與協同設計
本文強調，克服 PFE 的限制需要跨層級的方法。這涉及協同優化應用演算法、運算架構、電路設計以及元件物理/製造流程。例如，可以簡化 ML 演算法（例如二元化神經網路）以匹配底層 PFE 硬體的能力，同時調整製造流程以改善關鍵路徑的電晶體遷移率。
7. 技術分析與數學框架
PFE 運算系統的效能可以透過評估其在限制條件下的能量延遲乘積來建模。以作為數位邏輯代理的簡單反相器鏈為例，每級的延遲主要由透過 TFT 導通電流 $I_{ON}$ 對負載電容 $C_L$ 充/放電的時間所主導：$\tau \approx \frac{C_L V_{DD}}{I_{ON}}$。考慮到 TFT 的低 $I_{ON}$（例如，IGZO 約為 $\sim 1\mu A/\mu m$，而矽 CMOS 約為 $\sim 1 mA/\mu m$），$\tau$ 處於微秒到毫秒範圍，這解釋了 kHz 的運作限制。
對於類比 ML 電路，例如使用被動電容陣列執行的乘積累加運算，其精度受到元件失配和雜訊的限制。訊號對雜訊及失真比可近似為 $SNDR \approx \frac{(\Delta V_{signal})^2}{\sigma_{mismatch}^2 + \sigma_{noise}^2}$，其中 $\sigma_{mismatch}$ 是元件特性（例如 TFT 臨界電壓）的變異數，$\sigma_{noise}$ 是熱雜訊和閃爍雜訊。這從根本上限制了 PFE 類比處理器可達到的有效位元解析度。
8. 實驗結果與圖表說明
雖然提供的 PDF 摘錄未包含具體的實驗數據圖表，但 PFE 運算研究中典型的結果會包括：
- 圖 A：TFT 轉移特性： 柔性基材上 IGZO TFT 的汲極電流與閘極電壓關係圖，顯示遷移率約為 ~10 cm²/Vs，臨界電壓約為 ~1V，開/關比 >10^6。該圖可能會顯示在 5mm 彎曲半徑下經過 1000 次彎曲循環後，$V_{th}$ 的漂移極小，展示了機械穩健性。
- 圖 B：環形振盪器頻率： 比較使用不同 PFE 技術（例如有機 TFT vs. IGZO TFT）實現的 5 級和 11 級環形振盪器振盪頻率的長條圖。基於 IGZO 的振盪器在 5V 電源電壓下顯示頻率在 10-100 kHz 範圍，而有機振盪器則低於 1 kHz。
- 圖 C：ML 推論準確率 vs. 能耗： 在標準資料集（如 MNIST）或自訂感測器資料集上，比較不同 PFE ML 加速器設計（例如數位二元神經網路 vs. 類比核心機器）的散佈圖。X 軸為每次推論的能耗（nJ 到 μJ），Y 軸為分類準確率（%）。該圖將突顯帕雷托前沿，顯示類比設計以超低能耗（<100 nJ）實現中等準確率（~85-90%）的取捨，而更複雜的數位設計則以顯著的能耗成本將準確率推得更高。
9. 分析框架：案例研究
案例：設計用於傷口 pH 值監測的智慧繃帶
1. 問題定義： 連續、一次性監測傷口 pH 值（範圍 5-8）作為感染指標。需要感測、簡單處理（例如「pH > 7.5 = 警報」）和無線通知。
2. PFE 特定限制：
- 效能： 取樣率 ≤ 0.1 Hz（每 10 秒一次讀數即足夠）。
- 精度： 6 位元有效解析度足以用於 pH 感測。
- 外型尺寸： 必須具備柔韌性、透氣性和生物相容性。
- 成本： 目標 < $0.50 / 每單位。
3. 架構選擇： 一個帶有 pH 敏感電極的類比前端，後接由 IGZO TFT 構成的比較器電路。比較器的參考電壓設定為「警報」閾值。輸出直接驅動一個簡單的印刷天線，用於被動式射頻反向散射通訊（類似 RFID 標籤），從而消除了對類比數位轉換器、數位處理器和主動式無線電的需求——這是一個典型的 PFE 優化解決方案。
4. 跨層級考量： 選擇 IGZO 製程而非有機 TFT，是為了獲得更好的穩定性和導通電流，從而實現更可靠的比較器。演算法被硬體化到電路中（單次比較）。「記憶體」就是射頻標籤的狀態（開/關）。這個案例說明了如何圍繞 PFE 的限制重新定義系統架構，從而產生可行的產品，而在這些應用中，矽技術將顯得過度且成本過高。
10. 未來應用與研究方向
應用：
- 大面積感測皮膚： 用於機器人、義肢或建築監測的貼合式電子「皮膚」，整合數千個稀疏、簡單的感測節點。
- 可生物降解電子： 使用後可溶解的暫時性醫療植入物或環境感測器，利用有機和生物相容的 PFE 材料。
- 材料內建運算： 將簡單的運算元件直接嵌入物體（衣物、家具、牆壁）的結構中，創造真正的環境智慧。
研究方向：
- 異質整合： 在柔性基材上將高效能矽小晶片與 PFE 互連及感測器結合，用於混合系統。
- 神經形態架構： 利用某些 PFE 元件的類比、隨機和憶阻特性，建構高效的脈衝神經網路。
- 先進設計自動化： 開發專門用於 PFE 的電子設計自動化工具，考慮大型元件變異、機械應力和新型可靠性模型。
- 永續製造： 進一步降低 PFE 製造的環境足跡，並探索裝置回收的循環經濟模式。
11. 參考文獻
- M. B. Tahoori 等人，「Computing with Printed and Flexible Electronics」，《第 30 屆 IEEE 歐洲測試研討會》，2025 年。
- Pragmatic Semiconductor，「永續發展報告」，2023 年。[線上]。可取得：https://www.pragmaticsemi.com
- G. H. Gelinck 等人，「Organic electronics in flexible displays and circuits」，《MRS 公報》，第 45 卷，第 2 期，第 87-94 頁，2020 年 2 月。
- K. Myny，「The development of flexible integrated circuits based on thin-film transistors」，《自然電子》，第 1 卷，第 1 期，第 30-39 頁，2018 年 1 月。
- J. Zhu 等人，「Flexible and Printed Electronics: From Materials to Devices and Systems」，《IEEE 會報》，第 109 卷，第 3 期，第 263-276 頁，2021 年 3 月。
- Y. van de Burgt 等人，「A non-volatile organic electrochemical device as a low-voltage artificial synapse for neuromorphic computing」，《自然材料》，第 16 卷，第 414–418 頁，2017 年。（神經形態 PFE 元件範例）
- 國際元件與系統發展藍圖，「超越摩爾定律」白皮書，IEEE，2022 年。（關於異質整合的背景）
產業分析師觀點
核心洞察： 本文正確地將 PFE 定位為「市場創造者」，而非「矽技術殺手」。這不是要在矽技術的領域（效能、密度）上競爭，而是要定義一個新的競技場，其衡量標準是單位面積成本、貼合性和可拋棄性。真正的突破在於概念上的轉變——從「為數據運算」轉向「為物質運算」，以前所未有的規模和成本，將智慧直接嵌入物理物件和環境中。
邏輯流程與優勢： 論點邏輯嚴謹：1) 指出矽技術不適用於極端邊緣應用，2) 提出 PFE 的獨特價值主張（成本、外型），3) 直面其嚴重的技術限制，4) 提出解決方案：跨層級協同設計。這種對限制（kHz 速度、低密度）的坦誠是一種優勢——它將研究紮根於現實。對 ML 電路的關注是明智的，因為 ML 推論通常能容忍較低的精度，這與 PFE 適合類比、易受雜訊影響的特性相符，類似於近似運算研究與新興技術的協同效應。
缺陷與盲點： 本文的願景雖然引人注目，但過度依賴協同設計作為萬靈丹的承諾。用於這種跨層級方法的 EDA 工具鏈幾乎不存在，這是一個巨大的挑戰——文中對「如何實現」一筆帶過。此外，它低估了供應鏈和標準化的障礙。如果將一個 0.02 美元的智慧標籤整合到產品中需要 2 美元的組裝流程，那麼製造它就毫無意義。與矽 VLSI 發展歷程的比較也不盡完美；矽技術有一個明確的驅動應用（電腦）來證明巨額投資的合理性。而 PFE 的應用是零散的，這可能會減緩生態系統的發展。
可行建議： 對於投資者和公司而言，關鍵在於專注於垂直、特定應用的解決方案，而非通用型 PFE 處理器。成功的策略是掌握某個利基市場的完整技術堆疊——就像 Pragmatic 公司用 FlexIC 專攻 RFID 一樣。對於研究人員，優先事項應該是可靠性建模和良率導向設計工具。在我們建構複雜系統之前，我們需要可預測、可製造的元件。最直接的商業影響可能來自混合系統——使用一個微小但功能強大的矽微控制器作為「大腦」，搭配一個大面積、柔性的 PFE 感測器和致動器「神經系統」，正如 IRDS 藍圖中所暗示的那樣。這種務實（無雙關意）的中間路線利用了兩個世界的優勢，也是首批大量產品將出現的領域。